Ein 15-kW-Hybridwechselrichter im Feld muss zwei Welten gleichzeitig bedienen: den Netzanschluss mit seinen Anforderungen an Oberschwingungen, Q(U)-Regelung und Fehlerverhalten sowie die DC-Seite mit PV-Strings, deren Erdkapazität das EMV-Budget dominiert. Wer beide Seiten als getrennte Probleme behandelt, übersieht genau die Kopplungen, die später im Prüflabor teuer werden.

Im Folgenden geht es um sechs Designhebel, die in der Praxis den Unterschied zwischen „gerade so bestanden“ und „mit Reserve zertifiziert“ ausmachen.

1. LCL statt LC-Filter: keine Geschmacksfrage, sondern Systementscheidung

Ein LC-Filter ist für Inselbetrieb oder Anwendungen mit definierter Lastimpedanz ausreichend. Sobald der Wechselrichter jedoch an das öffentliche Netz gekoppelt wird, wird die Netzimpedanz zur unbekannten Variable. Sie verändert sich je nach Tageszeit, lokaler Netztopologie und Schaltzustand benachbarter Erzeuger. Genau hier zahlt sich die zweite Induktivität eines LCL-Filters aus: Sie entkoppelt das interne Filterverhalten vom Netz und macht die Einspeisung des Schaltripples ins Netz beherrschbar.

In Zahlen: Bei einem typischen 15-kW-Design mit 16 kHz Schaltfrequenz kann ein gut dimensionierter LCL-Filter die Ripple-Ströme bei der Schaltfrequenz um 60 bis 80 dB dämpfen. Ein vergleichbarer LC-Filter bleibt bei 30 bis 40 dB hängen. Dieser Unterschied entscheidet darüber, ob die nachgeschaltete Common-Mode-Drossel klein oder groß ausfällt – und damit auch über Stückliste, Verluste und Materialkosten.

2. Resonanzdämpfung: aktiv schlägt passiv, aber nicht ohne Bedingungen

Die Übertragungsfunktion eines LCL-Filters ist dritter Ordnung und besitzt eine ausgeprägte Resonanzspitze. Der ungedämpfte Pol liegt bei:

Ohne Dämpfung ist der geschlossene Regelkreis instabil. Klassisch wird ein Dämpfungswiderstand in Serie zum Filterkondensator eingefügt. Das funktioniert, kostet aber 1 bis 3 Prozent Wirkungsgrad und erzeugt thermische Hotspots am Filter.

Die elegantere Lösung ist aktive Dämpfung über Rückführung des Kondensatorstroms. Eine zusätzliche Strommessung am Filterkondensator wird über einen virtuellen Widerstandswert in den inneren Stromregler zurückgeführt. Vorteile: keine Verluste, frei einstellbare Dämpfung, keine Hardwareänderung. Nachteil: Die Resonanzfrequenz muss innerhalb der Reglerbandbreite liegen, und die Abtastfrequenz muss hoch genug sein – typischerweise mindestens zehnmal so hoch wie die Resonanzfrequenz.

Praktisches Problem: Bei schwachen Netzen verschiebt sich die effektive Resonanzfrequenz, weil die Netzinduktivität in Serie mit L2 wirkt. Der Regler muss diese Verschiebung tolerieren. Robuste Designs verifizieren die Stabilität über einen SCR-Bereich (Short Circuit Ratio) von 2 bis 20.

3. THDi bei Teillast: der eigentliche Stresstest

VDE-AR-N 4105 fordert die Einhaltung der Oberschwingungsgrenzwerte nicht nur bei Nennleistung, sondern über den gesamten Betriebsbereich. Die meisten Wechselrichter bestehen den Test bei 100 Prozent Last problemlos und scheitern bei 10 oder 20 Prozent Last. Der Grund ist physikalisch: Die Grundschwingung skaliert linear mit der Leistung, die Verzerrungsanteile aus Totzeit, Spannungsabfällen der Schalter und DC-Link-Ripple jedoch nicht.

Repräsentatives Laborergebnis für ein nicht optimiertes Design: bei 100 Prozent THDi 1,8 Prozent, bei 25 Prozent THDi 4,5 Prozent, bei 10 Prozent THDi 8 Prozent oder schlechter. Die 5. und 7. Harmonische dominieren, beide hauptsächlich durch Totzeit verursacht.

Gegenmaßnahmen, in der Reihenfolge ihrer Wirksamkeit:

1. Totzeitkompensation auf Basis der gemessenen Stromrichtung

2. Adaptiver Bias zur Vermeidung von Nulldurchgangsverzerrungen

3. Resonante Stromregler mit zusätzlichen Resonanztermen bei 5f und 7f

4. Hochauflösende Strommessung mit geringem Quantisierungsrauschen

Ein Design, das alle vier Maßnahmen umsetzt, hält den THDi selbst bei 10 Prozent Last unter 5 Prozent. Das ist der eigentliche Qualitätsmaßstab eines Wechselrichters – nicht der Wert bei Nennleistung.

4. Common-Mode-Ströme und Dimensionierung der Y-Kondensatoren: der regulatorische Engpass

In dreiphasigen Zwei-Level-Wechselrichtern wechselt die Common-Mode-Spannung zwischen Pegeln von ±U_DC/2 (bei Nullvektoren) und ±U_DC/6 (bei aktiven Vektoren):

Jeder Schaltübergang zwischen einem aktiven Vektor und einem Nullvektor erzeugt einen Spannungssprung von U_DC/3. Diese Spannungssprünge treiben Ströme durch die Erdkapazität des PV-Generators und durch die Y-Kondensatoren des EMV-Filters in den Schutzleiter.

Die regulatorischen Grenzen sind eindeutig. IEC 62109-2 spezifiziert für transformatorlose Wechselrichter die Ansprechschwellen einer allstromsensitiven Fehlerstrom-Überwachungseinheit (RCMU), die AC- und DC-Anteile gemeinsam erfasst. Eine plötzliche Fehlerstromänderung von 30 mA muss innerhalb von 300 ms zur Abschaltung führen, 60 mA innerhalb von 150 ms, 150 mA innerhalb von 40 ms. Der kontinuierliche Fehlerstrom darf bei Geräten bis 30 kVA insgesamt 300 mA nicht überschreiten; bei größeren Geräten skaliert der Grenzwert mit 10 mA pro kVA Nennleistung.

DIN V VDE V 0126-1-1:2013-08 existiert formal noch als Vornorm. Die ursprünglichen Anforderungen an Funktionssicherheit und Fehlerstromüberwachung wurden jedoch in DIN EN 62109-2 übertragen, die Anforderungen an die Inselnetzerkennung in VDE-AR-N 4105 (aktuelle Ausgabe 2026-03). Schutzkonzept und Schwellenwerte wurden beibehalten.

Daraus entsteht das Y-Kondensator-Dilemma: Für gute EMV-Dämpfung möchte man große Y-Kondensatoren, für geringe Ableitströme kleine. In der Praxis arbeiten transformatorlose 15-kW-Hybridwechselrichter je nach erwarteter Erdkapazität des PV-Generators sowie Common-Mode-Belastung der gewählten Topologie und Modulationsstrategie in einem Bereich von wenigen nF bis etwa 47 nF pro Phase. Über den stationären Ableitstrom hinaus muss das Design auch die transienten Common-Mode-Stromimpulse beherrschen, die bei jeder Schaltflanke entstehen und die RCMU auslösen können.

Strukturelle Hebel über die Y-Kondensatoren hinaus:

• Common-Mode-Drossel direkt am Wechselrichterausgang, nicht erst hinter dem LCL-Filter

• Symmetrische DC-Verkabelung zur Reduzierung des effektiven Common-Mode-Anregungssignals

• Modulationsstrategien wie AZSPWM oder RSPWM, die Anzahl und Amplitude der Common-Mode-Sprünge reduzieren – auf Kosten höherer Differential-Mode-Verzerrung oder eines eingeschränkten Modulationsindex

• Bei höheren Leistungen: Wechsel auf eine dreistufige NPC- oder T-Type-Topologie, die strukturell kleinere Common-Mode-Spannungssprünge erzeugt (maximal ±U_DC/3 statt ±U_DC/2)

5. Snubber im SiC-Zeitalter: weniger Energie, mehr Bandbreite

Klassische RC- und RCD-Snubber wurden für IGBTs entwickelt, die mit dv/dt-Werten im Bereich von 5 bis 10 kV/µs schalten. SiC-MOSFETs erreichen 30 bis 50 kV/µs – und damit ändern sich die Spielregeln.

Erstens sollten parasitäre Schleifeninduktivitäten zwischen DC-Link-Kondensator und Schalter unter etwa 10 nH bleiben, sonst dominiert das Überschwingen den Snubber. Das PCB-Layout schlägt Snubber jeden Tag: DC-Link-Keramikkondensatoren so nah wie möglich am Drain, getrennte Stromschleifen für Leistungs- und Steuerkreis.

Zweitens verschiebt sich der Fokus von Drain-Source-Snubbern zu gate-seitigen Maßnahmen: getrennte Gate-Widerstände für Ein- und Ausschalten, Ferritperlen zur Dämpfung der Gate-Schleife, wo sinnvoll, und Miller-Klemmung. Dadurch wird das EMV-Verhalten beherrschbar, ohne die Schaltverluste massiv zu erhöhen.

Drittens kann ein kleiner RC-Snubber direkt an den DC-Bus-Anschlüssen des Halbbrückenmoduls den hochfrequenten Anteil oberhalb von 30 MHz dämpfen, der sonst im leitungsgebundenen EMV-Spektrum sichtbar würde. Typische Werte liegen bei etwa 2,2 Ω und 1 nF, mit Verlustleistung unter 1 W. Das ist eine Investition in die EMV-Vortest-Reserve, kein Wirkungsgradverlust.

6. Totzeit: die unterschätzte Variable

Totzeit verhindert Shoot-Through, also das gleichzeitige Leiten beider Halbbrückenschalter. Zu wenig Totzeit bedeutet Kurzschluss, zu viel Totzeit bedeutet Spannungsverzerrung, die als Oberschwingungen im Strom erscheint und das in Abschnitt 3 beschriebene Teillastproblem direkt verschärft.

IGBTs benötigten historisch 1 bis 3 µs Totzeit. SiC-MOSFETs arbeiten mit 50 bis 200 ns, sofern das Gate-Design mitspielt. Allein dieser Faktor reduziert die durch Totzeit verursachte Verzerrung um etwa eine Größenordnung.

Für die letzten paar Prozent lohnt sich adaptive Totzeit auf Basis der gemessenen Stromrichtung: Bei kleinen Strömen verlängert die Treiberlogik die Totzeit konservativ, bei hohen Strömen verkürzt sie sie auf das Minimum, das thermisch und elektrisch noch sicher ist. Kombiniert mit softwareseitiger Totzeitkompensation, die den Spannungsfehler direkt im Modulator vorkorrigiert, sind THDi-Werte unter 1,5 Prozent bei Nennleistung erreichbar.

7. Was das für das Systemdesign bedeutet

Die sechs Hebel wirken nicht unabhängig voneinander. Eine Entscheidung für SiC ermöglicht höhere Schaltfrequenzen, die wiederum kleinere LCL-Komponenten und kürzere Totzeiten erlauben und so den THDi bei Teillast verbessern. Gleichzeitig steigt dv/dt, was Common-Mode-Probleme verschärft und Druck auf die Wahl der Y-Kondensatoren ausübt. Aktive Filterdämpfung erlaubt schlankere Filter, hängt aber von der Reglerbandbreite ab, die ihrerseits durch die Schaltfrequenz begrenzt wird.

Wer EMV erst am Ende des Entwicklungsprozesses adressiert, dreht an einzelnen Schrauben und verschiebt das Problem lediglich. Wer Topologie, Modulation, Filter, Gate-Treiber und Steuerung als gekoppeltes System behandelt, erreicht Konformität mit Reserve – und einen Wirkungsgrad, der nicht auf Kosten der Netzqualität erkauft wird.

Im ampareq-Gen3-Programm bei awb-it ziehen wir genau diese Grenze: Jede Designentscheidung im Leistungspfad wird gegen das EMV-Budget geprüft, bevor sie freigegeben wird. Das Prüflabor wird damit zur Verifikation, nicht zur Diagnose.

Wenn ihr in eurer eigenen Entwicklungsarbeit ähnliche Konflikte zwischen Wirkungsgrad, Netzqualität und EMV erlebt, freue ich mich über den Austausch von Erfahrungen in den Kommentaren oder per Direktnachricht.